Das Intel-Team hat den MWC 2026 zum Anlass genommen, einen Vorgeschmack auf die Intel Xeon 6+ Serie der "Clearwater Forest" Server-Prozessoren zu geben. Die Neuzugänge werden vor allem in Cloud-Infrastruktur- und Netzwerkanwendungen eingesetzt, wo sie Kunden mit einer besonders hohen Kerndichte zur Verfügung stehen werden.
Die neuen Prozessoren wurden unter dem Schlagwort "AI-ready network" vorgestellt, sind aber noch nicht konkret, sondern nur als Demonstration auf den Markt gebracht worden. Die Neuzugänge werden eine besonders wichtige Rolle beim Übergang von 5G zu 6G spielen und sich auch bei KI-bezogenen Deduktionsaufgaben auszeichnen.
Im Kern stehen bis zu 12 Compute Tiles zur Verfügung, die mit der hochmodernen 18A-Fertigungstechnologie von Intel hergestellt werden. Drei weitere aktive Basiskacheln sind ebenfalls enthalten, aber diese basieren auf Intel 3-Streifenbreiten, und die verbleibenden zwei I/O-Kacheln können mit Intel 7-Fertigungstechnologie hergestellt werden. Während der Präsentation wurden 12 EMIB-Kacheln als Teil des Gehäuses erwähnt, und die Foveros Direct 3D-Technologie wurde ebenfalls als integraler Bestandteil des Designs genannt.
Jedes Compute Tile Board enthält insgesamt 6 Module, wobei jedes Modul 4 Prozessorkerne enthält, die auf der Darkmont-Architektur basieren. Auf jedem Compute Tile können maximal 24 Prozessorkerne untergebracht werden, d. h. das gesamte Design kann 288 Prozessorkerne enthalten, vorausgesetzt, dass alle Module und Prozessorkerne jedes Compute Tile aktiv sind. Jedes Modul verfügt über 4 MB gemeinsamen sekundären Cache.
Die E/A-Kachel an Bord der Xeon 6+ Serverprozessoren für Einzel- und Dualprozessorsysteme umfasst auch 8 Beschleuniger, die für die Ausführung von Intel Dynamic Load Balancer, Intel Data Streaming Accelerator, Intel In-Memory Analytics Accelerator und Intel QuickAssist Technology verantwortlich sind. Jede I/O-Kachel beherbergt außerdem insgesamt 48 PCI Express 5.0 Lanes, 32 CXL 2.0 Lanes und 96 UPI 2.0 Lanes.
Was den Cache betrifft, so stehen für jede Basiskachel 192 MB Last-Level-Cache zur Verfügung, und jede Compute Tile hat ebenfalls 48 MB Last-Level-Cache. Jede Basiskachel kann insgesamt 4 DDR5-Speicherkanäle hosten. Das gesamte Design kann bis zu 12 DDR5-Speicherkanäle mit bis zu 8.000 MT/s, bis zu 576 MB Last-Level-Cache (LLC), 96 PCI Express 5.0-Lanes und 64 CXL 2.0-Lanes verarbeiten. Der TDP-Bereich der einzelnen Modelle liegt je nach Modell zwischen 300 W und 500 W.
Das Unternehmen plant, die Xeon 6+ Serie irgendwann in der ersten Hälfte dieses Jahres auf den Markt zu bringen, hat aber noch kein genaues Einführungsdatum bekannt gegeben.
