AMD EPYC mit ZEN 6: Alle wichtigen Details zu den neuen Serverprozessoren

AMD hat den offiziellen Verkaufsstart seiner EPYC-Serverprozessoren der sechsten Generation auf Basis der Architekturen ZEN 6 und ZEN 6c angekündigt. Gleichzeitig hat das Unternehmen zahlreiche bislang unbekannte Details zu den neuen Prozessoren und ihrem Aufbau veröffentlicht.

Zum offiziellen Marktstart erläuterte Mike Clark, der die Entwicklung von ZEN 6 leitete, die wichtigsten Ziele: Die Leistung pro Kern sollte erneut deutlich steigen, während AMD zugleich das Potenzial der auf hohe Kerndichte ausgelegten Kerne weiter ausschöpfen wollte. Auch die KI-Fähigkeiten sollten ausgebaut werden, um KI-Agenten effizient auszuführen. Weitere Schwerpunkte waren geringere Latenzen und erweiterte Möglichkeiten für Confidential Computing.

Die mit ZEN 5 begonnene Entwicklung setzt sich bei ZEN 6 fort. Nach dem Ausbau des Frontends und der Gleitkomma-Pipeline wurden nun die Strukturen zur Versorgung der Pipelines verbreitert, damit diese stets ausgelastet bleiben. Zudem stand eine höhere Zahl an Prozessorkernen im Fokus.

Dadurch verfügt ein ZEN-6-CCD nun über zwölf statt acht Prozessorkerne. Bei ZEN 6c steigt die Kernzahl gegenüber ZEN 5c von 16 auf 32. Ein CCD auf Basis von ZEN 6 bietet 48 MB L3-Cache und erreicht einen maximalen Boost-Takt von 5,3 GHz. Die maximale Kernzahl pro Prozessor steigt von 64 auf 96. Bei ZEN 6c stehen pro Prozessorkern nun 4 MB statt 2 MB L3-Cache zur Verfügung. Damit wächst der L3-Cache pro CCD von 32 auf 128 MB, während der maximale Boost-Takt von 3,7 auf 4,1 GHz steigt. Bis zu acht dieser CCDs mit jeweils 32 Kernen passen in ein Package, sodass ein neuer Prozessor bis zu 256 Prozessorkerne bereitstellen kann.

Die CCDs auf Basis von ZEN 6 sind 76 mm² groß. Bis zu acht davon finden in einem Package Platz, was maximal 96 Prozessorkerne und 192 Threads ergibt. Die ZEN-6c-CCDs kommen dagegen auf eine Fläche von 165 mm². Auch hier passen acht in ein Package, sodass bis zu 256 Prozessorkerne und 512 Threads zur Verfügung stehen. Interessanterweise besitzt ein ZEN-6c-CCD auch einen 33. Kern, der laut AMD zur Verbesserung der Fertigungsausbeute dient. Das Package enthält diesmal grundsätzlich zwei I/O-Dies statt bisher eines. Zudem gibt es nun drei verschiedene Ausführungen dieser I/O-Dies, um alle Plattformen effizient abzudecken.

Auch das Speichersubsystem wurde weiterentwickelt. Die SP7-Plattform bietet 16 Speicherkanäle und unterstützt MRDIMMs mit bis zu 12.800 MT/s. Damit erreicht das System eine Speicherbandbreite von 1,6 TB/s. SP8 verfügt dagegen über acht Speicherkanäle, die eine maximale Speicherbandbreite von 819 GB/s ermöglichen. AMDs Venice-Plattform unterstützt als erste am Markt MRDIMMs der zweiten Generation. Intels Xeon-6-Prozessoren können bislang lediglich Module der ersten Generation mit 8.800 MT/s nutzen. Der für eingebettete Systeme vorgesehene EPYC 9006 LP (Verano) unterstützt hingegen SOCAMM2-Module mit LPDDR5X-Speicherchips. Mit LPDDR5X-8533 lassen sich bis zu 800 GB/s Speicherbandbreite und eine maximale Speicherkapazität von 1,5 TB erreichen. Bei gleicher Speicherbandbreite verbraucht das System dabei 30–40 % weniger Strom als mit einem DDR5-Speichersubsystem.

Die Prozessoren der neuen Serie bieten als erste am Markt Unterstützung für PCI Express 6.0. Bei der SP7-Plattform stehen in einem System mit einem Prozessorsockel 96 PCIe-Lanes zur Verfügung, bei SP8 sind es 128 Lanes pro Sockel. Zu den Sicherheitsfunktionen zählen der AMD Security Processor und AMD Root of Trust. Neu hinzu kommt die quelloffene Caliptra-Lösung. Caliptra 1.2 ermöglicht es einem entfernten Client, die Echtheit und Sicherheit eines Geräts sowie die Ausführung der erwarteten Firmware zu überprüfen. Ist Caliptra nicht verfügbar oder deaktiviert, übernimmt ART, also AMD Root of Trust, die Aufgaben zur Sicherstellung der Vertrauenswürdigkeit. Daneben stehen die üblichen Sicherheitsfunktionen bereit.

Das SP7-Angebot

AMD bedient den Markt mit insgesamt vier Varianten. Venice 9006 für SP7 bietet bis zu 256 ZEN-6c- oder 96 ZEN-6-Prozessorkerne, dazu 96 PCIe-Lanes und 16 Speicherkanäle. Unterstützt werden sowohl Ein- als auch Zweiprozessorsysteme. Diese Modelle starten heute, am 12. November. Die Venice-9006-Modelle für SP8 sind dagegen auf maximal 128 Zen-6c- oder 96 ZEN-6-Prozessorkerne sowie acht Speicherkanäle beschränkt. Dafür bieten sie 128 PCIe-6.0-Lanes. Sie sind ausschließlich für Einprozessorsysteme vorgesehen und sollen im ersten Halbjahr 2027 erscheinen.

Das SP8-Angebot

Die mit 3D V-Cache ausgestatteten Venice-X-9006X-Modelle nutzen ebenfalls den Sockel SP7. Sie bieten bis zu 1.152 MB L3-Cache und maximal 96 Prozessorkerne. Ihr Marktstart wird für das zweite Halbjahr 2027 erwartet. Die vierte Variante ist Verano 9006 LP, die auf die Anforderungen eingebetteter Systeme ausgerichtet ist. Sie bietet bis zu 256 Kerne und 512 Threads sowie maximal 96 PCI-Express-6.0-Lanes. Das Speichersubsystem verfügt über 24 LPDDR5X-Speicherkanäle, die sich mit SOCAMM2-Speichermodulen bestücken lassen.

Das EPYC Embedded 9006-Angebot

Zusätzlich hat AMD die auf der SP7-Plattform basierende Serie EPYC Embedded 9006 vorgestellt. Ihre Modelle erhalten sieben Jahre Produktsupport und sind auf die besonderen Anforderungen eingebetteter Systeme abgestimmt. Sie unterstützen redundante Systemarchitekturen, in denen sich das Zusammenspiel zweier Prozessoren koordinieren lässt. Zu den üblichen Zusatzfunktionen gehört außerdem die Möglichkeit, den Inhalt des Arbeitsspeichers bei einem Stromausfall automatisch auf einer SSD zu sichern. Auch eine Dual-BIOS-Funktion ist vorhanden.

Die neuen Prozessoren kommen zu den genannten Terminen in den Handel und werden unter anderem in Helion-Racks erhältlich sein.