AMDs Prozessoren der nächsten Generation, die bereits auf der ZEN 5-Architektur basieren, werden voraussichtlich in der zweiten Jahreshälfte auf den Markt kommen, zumindest hatte dies Dr. Lisa Su zuvor gesagt. In den kommenden Monaten könnten immer mehr Informationen über die neuen Versionen durchsickern, und das chinesische UDN-Team hat erst kürzlich einige aktualisierte Informationen über die zugrunde liegenden Chips bereitgestellt. Die auf der neuen Architektur basierenden Prozessoren werden unter anderem die aktuellen Serien RYZEN 7000 und RYZEN 8000 ersetzen.
Nach dem derzeitigen Stand der Dinge scheinen die auf den Architekturen ZEN 5 und ZEN 5c basierenden Prozessorkerne unterschiedliche Fertigungstechnologien zu verwenden. Die CCDs mit den ZEN 5-Prozessorkernen, die auf dem Granite Ridge-Desktop, dem Fire Range-Mobilgerät und den Turin-Prozessoren für Server zum Einsatz kommen, werden Gerüchten zufolge mit dem 4-nm-EUV-Knoten hergestellt, einer etwas fortschrittlicheren Fertigungstechnologie als die derzeit verwendete 5-nm-EUV. Gleichzeitig werden die auf ZEN 5c basierenden Prozessorkerne, die "dichter" sein werden als ihre normalen Gegenstücke wie ZEN 4c, mit einer fortschrittlicheren Waferbreite, 3 nm EUV, hergestellt. Die Serienproduktion beider CCDs könnte im zweiten Quartal dieses Jahres beginnen, und die ersten darauf basierenden Produkte könnten in der zweiten Jahreshälfte auf den Markt kommen.
Einige Informationen über das Design der einzelnen CCD-Arrays sind ebenfalls durchgesickert, und es ist kein Geheimnis, dass die ZEN 5c-Prozessorkernversion über insgesamt 32 Prozessorkerne verfügen wird, die in zwei CCX-Arrays mit jeweils 16 Prozessorkernen untergebracht sein werden. Jedes CCX-Array hat Zugang zu 32 MB gemeinsam genutztem Tertiär-Cache, und die Kapazität des Sekundär-Cache beträgt 1 MB pro Kern. Somit kann jeder dieser 32-Kern-CCDs insgesamt 64 MB gemeinsamen Cache der dritten Ebene und 32 MB gemeinsamen Cache der zweiten Ebene nutzen. Die Neuzugänge werden wahrscheinlich mit anderen, fortschrittlicheren Streifenbreiten gefertigt, um eine höhere Transistordichte zu erreichen. Hinzu kommt die Tatsache, dass die "dichteren" ZEN 5c-Kerne mit niedrigeren Kernspannungen arbeiten und somit niedrigere Taktraten erreichen können. Die fortschrittlicheren Streifenbreiten haben das Potenzial, die Taktraten zu erhöhen, was bedeutet, dass im Vergleich zu ZEN 4c-basierten Lösungen auch einige Leistungssteigerungen möglich sind, und zwar nicht nur aufgrund der höheren Kernzahl und IPC, die sich aus der Architekturentwicklung ergeben.Für EPYC-Serverprozessoren, die auf hohe Kerndichte getrimmt sind, können diese ZEN 5c-basierten CCD-Chips bis zu sechs dieser CCDs in einem einzigen Gehäuse haben, was bedeutet, dass das Spitzenmodell bis zu 192 Kerne haben kann.
Beim ZEN 5 CCD ist nur ein einziger CCX an Bord, der insgesamt 8 ZEN 5-Prozessorkerne enthält. Der CCX kann insgesamt 32 MB gemeinsam genutzten tertiären Cache zuweisen, und es wird auch eine TSV-Vorbereitung (Through-Silicon-Via) an Bord sein, die den Einsatz der nächsten Generation der 3D-V-Cache-Technologie ermöglicht. Letztere ermöglicht architekturverändernde Geschwindigkeitssteigerungen durch Vergrößerung des L3-Cache bei bestimmten Arbeitslasten, wie z. B. Spielen und speziellen Serveranwendungen.