TSMC kündigte auf dem 2026 North America Technology Symposium eine Reihe von Neuentwicklungen an. Eine der interessantesten davon ist der A13, der in mehrfacher Hinsicht eine Verbesserung der A14-Chipbreite verspricht.
Der A13 ist der direkte Nachfolger des A14, einer in der Streifenbreite reduzierten Version, die nach Angaben des Herstellers 6 % Platz spart, was bedeutet, dass das auf dem A13 basierende Design wesentlich platzsparender sein wird als das des A14. Der A13 bietet volle Abwärtskompatibilität mit der Vorgängergeneration in Bezug auf die Designregeln sowie Verbesserungen bei Leistung und Stromverbrauch dank Optimierungen. TSMC plant, den A13 irgendwann im Jahr 2029 in die Massenproduktion zu bringen, etwa ein Jahr nachdem der A14 seine Karriere beginnt.
Neben dem A13 ist bereits der A12 in der Pipeline, dessen größte Neuerung die Einführung einer rückseitigen Stromversorgung namens Super Power Rail sein wird, was bedeutet, dass die für den Betrieb der Transistoren benötigte Energie von der Rückseite der Platine kommt, während die Signalübertragung auf der "Vorderseite" erfolgt. Diese Methode wird bereits von Intel ab dem 18A verwendet. Der A12 wird ein Full Node mit allen Vorteilen sein.
Bei den Fertigungstechnologien wird eine bemerkenswerte Innovation N2U sein, die die 2-nm-Klasse der Waferbreiten stärken wird und als verbesserte Version von N2P betrachtet werden kann. N2U kann im Vergleich zu N2P bei gleichem Stromverbrauch und gleicher Komplexität des Designs eine um 3-4 % höhere Leistung oder alternativ die gleiche Leistung bei 8-10 % geringerem Stromverbrauch bieten. Die neue Produktionstechnologie bringt eine minimale Erhöhung der Transistordichte mit sich, mit einer nur 1,02- bis 1,03-fachen Verbesserung, was immer noch ein Vorteil sein kann. Es wird erwartet, dass diese Produktionstechnologie bereits im Jahr 2028 für die Massenproduktion bereit ist.
TSMC erwähnte auch Fortschritte bei den Gehäusetechnologien: Sie betonten, dass sie derzeit 5,5-Reticle-CoWoS-Chips, d. h. Chips in der Größe von 5,5 Fotomasken, herstellen können, dass sie aber 2028 in der Lage sein werden, 14-Reticle-Lösungen zu produzieren, die es ermöglichen werden, dass ein Chip insgesamt 10 große Compute-Dies und insgesamt 20 HBM-Stacks hat, was einen erheblichen Leistungsschub bringen könnte.
Das Unternehmen könnte bereits 2029 über dieses Niveau hinausgehen, wenn die SoW-X-Plattform mit 40 Retikeln kommt, die neue Möglichkeiten bietet. Gleichzeitig wird das SoIC-Layering (A14-on-A14 SoIC) von A14-Fab-Chips mit einer beeindruckenden Verbesserung möglich sein: Im Vergleich zu N2-on-N2-SoIC-Chips wird eine 1,8-mal höhere E/A-Dichte zur Verfügung stehen, was die verfügbare Bandbreite für die Datenkommunikation deutlich erhöht.
Darüber hinaus wird das Unternehmen im Jahr 2028 seine erste automobilgerechte Fertigungstechnologie auf Basis der NanoSheet-Technologie in Serie produzieren, die bei gleichem Stromverbrauch eine Geschwindigkeitssteigerung von 15-20 % gegenüber der N3A-Waferbreite ermöglicht und damit Entwicklern in der Automobilindustrie viele neue Möglichkeiten eröffnet.
Mit der N16HV-Produktionstechnologie, die noch in diesem Jahr eingeführt werden könnte, zielt das Unternehmen auch auf den Markt für Display-Controller. Es hat sich auch herausgestellt, dass der taiwanesische Halbleiter-Auftragshersteller vorerst keine Pläne für den Einsatz von High-NA-Scannern hat, da das Ingenieurteam Wege findet, die Fertigungstechnologien ohne sie zu verbessern, und an den bewährten Methoden festhalten wird, während die Konkurrenten mit dem Einsatz von High-NA-EUV-Scannern um 2027-2028 beginnen werden.
