Auf der CES 2026 stellte SK hynix seine neueste HBM-Marktentwicklung vor, einen Speicherchip mit hoher Kapazität und sehr hoher Datenbandbreite - in vielerlei Hinsicht eine Weltneuheit.

Der branchenweit erste 16-Hi-Architektur-HBM4-Speicherchip-Sandwich besteht aus insgesamt 16 24-Gb-DRAM-Chips mit einer einzigartigen Architektur und basiert auf der 10-nm-Fertigungstechnologie der fünften Generation des Unternehmens, genannt 1b-nm. Diese Chips wurden mit geringer Fehlerdichte, reduzierter Varianz und hoher Produktionsrate entwickelt, was bedeutet, dass sie zuverlässig und stabil sind und billiger zu produzieren sind als ihre minderwertigeren Gegenstücke, da mehr nutzbare Chips aus einem 300-mm-Siliziumwafer gewonnen werden können.

Die 16 DRAM-Chips werden mit der MR-MUF-Technologie (Mass-Reflow Molded UnderFill) hergestellt, die in einem BGA-Gehäuse auf den Basissubstrat-Chip gestapelt wird. Ein HBM4-Speicherchip-Sandwich ist 10,5 mm breit und 12 mm lang, genau wie ein HBM3E, aber mit einem 16-Hi-Design anstelle von 12-Hi, was bedeutet, dass bis zu 16 DRAM-Chips eingekapselt werden können. EETimes berichtet, dass es dem Hersteller gelungen ist, die Größe jeder DRAM-Die-Schicht auf 30 Mikrometer zu reduzieren, so dass die Höhe des gesamten Chip-Sandwichs innerhalb der JEDEC-Höhengrenze von 775 Mikrometern liegt. Das Speicherchip-Sandwich wird auf einem Chip befestigt, der mit TSMCs 12 nm Waferbreite hergestellt wird und auch Logikkomponenten enthalten kann, so dass bestimmte KI-Funktionen in der Nähe des Speichers ausgeführt werden können, wenn dies für das Produkt des Herstellers erforderlich ist.

SK hynix schreibt für das neue Speicherchip-Sandwich eine um 25 % höhere Geschwindigkeit von 10 GT/s statt der im JEDEC-Standard festgelegten 8 GT/s vor, wodurch höhere Datenbandbreiten erreicht werden können. Im Vergleich zu HBM3E steht ein doppelt so breiter Datenbus zur Verfügung, d. h. die Datenbusbreite wurde von 1024 Bit auf 2048 Bit erhöht, was in diesem Fall eine Speicherbandbreite von 2,9 TB/s ermöglicht.

Der dedizierte Speicherchip zielt natürlich auf das Segment der KI-Beschleuniger ab, wo er hauptsächlich in Nvidia-Produkten zum Einsatz kommen wird, um die Leistung von KI-Beschleunigern der nächsten Generation durch einen breiteren Speicherdatenbus, eine höhere Speicherbandbreite und eine höhere Speicherkapazität weiter zu steigern.

Die Serienproduktion des neuen HBM4-Sandwich-Speicherchips wird voraussichtlich im dritten Quartal dieses Jahres beginnen.