Über die 3D-DRAM-Technologie wird in der Branche schon seit langem gesprochen, aber bisher hat noch kein Hersteller eigene Lösungen entwickelt, sondern nur DRAM-Chips mit dem Standarddesign. Dies kündigte das südkoreanische Unternehmen letzte Woche auf der MEMCON 2024 in den Vereinigten Staaten an, wo es auch Einzelheiten zu seinen Zukunftsplänen bekannt gab.
Beim derzeitigen Speicherdesign werden die Speicherzellen horizontal auf einem Silizium-Wafer angeordnet, was es mit der Zeit, wenn die Breite des Wafers abnimmt, schwieriger macht, Interferenzen zu vermeiden, da die Transistoren näher beieinander liegen. Mit der derzeitigen DRAM-Technologie können bis zu 62 Milliarden Transistoren horizontal auf einem Silizium-Wafer angeordnet werden, aber diese Anordnung schränkt die Möglichkeiten zunehmend ein.
Aus diesem Grund arbeiten die Akteure der Branche an der Entwicklung der 3D-DRAM-Technologie, die eine vertikale Schichtung der Speicherzellen ermöglicht, wodurch die Abstände zwischen den Transistoren vergrößert werden, was Interferenzen verringert und zu einer höheren Zelldichte beiträgt, so dass mehr Speicherzellen auf einer bestimmten Fläche untergebracht werden können. Es wird erwartet, dass die 3D-DRAM-Chips mit einer Kapazität von 100 Gbit beginnen werden, das ist das Dreifache der Kapazität der derzeitigen Standard-DRAM-Chips mit der höchsten Kapazität von 36 Gbit.
Samsung plant, eine frühe Version des 3D-DRAM-Designs, das auf der Vertical Channel Transistor (VCT)-Technologie basiert, bereits um 2025 auf den Markt zu bringen. Die Idee besteht darin, dass der Kanal, durch den die Elektronen wandern, vertikal angeordnet ist, mit einer Gate-Elektrode um ihn herum, die wie üblich als Schalter fungiert. Es wird erwartet, dass dieses Design mit der ersten Generation der Sub-10-nm-Fertigungstechnologie hergestellt werden kann, die zwei Generationen von der aktuellen Waferbreite entfernt ist, die der 5.
Letztere hat im Wesentlichen eine Streifenbreite von 12 nm und wurde Mitte 2023 eingeführt. Dieser Sub-10-nm-Knoten der ersten Generation wird voraussichtlich in der zweiten Hälfte des Jahrzehnts auf den Markt kommen. Die Vollzellenversion, die auch Kondensatoren enthält, wird voraussichtlich um 2030 erscheinen und von Samsung als "Stacked DRAM" bezeichnet.
Es wird erwartet, dass 3D-DRAM zunächst in Geräten zum Einsatz kommen wird, die platzsparend konstruiert werden müssen, wie z. B. Notebooks und Smartphones, aber auch in der Automobilindustrie, wo selbstfahrende Funktionen immer häufiger zum Einsatz kommen werden und große Datenmengen in Echtzeit verarbeitet werden müssen, so dass eine leistungsstarke Speichertechnologie erforderlich sein wird. Analysten gehen davon aus, dass der 3D-DRAM-Markt dynamisch wachsen und bis 2030 ein Volumen von 100 Millionen Dollar erreichen wird.
Gleichzeitig arbeiten auch die Konkurrenten Micron und SK Hynix an der 3D-DRAM-Technologie, und auch chinesische Unternehmen entwickeln diese Technologie selbst.
