AMD hat vor nicht allzu langer Zeit, vor sechs Monaten, die ersten ZEN 5-basierten Prozessoren für den Client-Markt veröffentlicht. Sie sind Teil der RYZEN 9000 Serie, und in der Zwischenzeit hat das erste Modell der RYZEN 9000X3D Serie in Form des RYZEN 7 9800X3D debütiert, der derzeit den prestigeträchtigen Titel des schnellsten Gamer-Prozessors hält. Die High-Core-Mitglieder der RZYEN 9000X3D-Serie werden in Kürze auf den Markt kommen, während im Hintergrund bereits ZEN 6-basierte Upgrades entwickelt werden, die die Grundlage für Client- und Serverlösungen der nächsten Generation bilden sollen. Kürzlich sind einige interessante Details dazu durchgesickert, die zwar immer noch nur Gerüchte sind, aber dennoch einen Blick wert.

Die ZEN 6-Prozessormikroarchitektur könnte eine Reihe wichtiger Änderungen mit sich bringen, die sowohl für den Medusa Point-Prozessor für den mobilen Markt als auch für den Olympic Ridge-Prozessor für das Desktop-Segment von Bedeutung sein werden. Erstere werden in BGA-Gehäusen kommen, während letztere in den Sockel AM5 passen könnten, vielleicht als letzte Serie, da Sockel AM4 neben der ZEN+-Architektur drei weitere Architekturen hat.

Darum geht es eigentlich nicht, sondern um die Tatsache, dass mit der Ankunft von ZEN 6 endlich die Anzahl der Prozessorkerne erhöht wird, wobei die üblichen CCX-Arrays mit acht Kernen durch Lösungen mit zwölf Prozessorkernen ersetzt werden. Die Acht-Kern-Architektur besteht im Wesentlichen seit der Einführung der ZEN-Architektur, auch wenn ursprünglich zwei Quad-Core-CCX auf einem einzigen CCD-Chip untergebracht waren, was sich mit der Einführung der RYZEN 3000-Serie geändert hat.

Die 12 Prozessorkerne können nun als ein einziges CCX-Array verfügbar sein, und sie können auf einem einzigen CCD-Chip platziert werden, wobei sie sich einen gemeinsamen Third-Level-Cache teilen, wie es früher der Fall war. Die L3-Cache-Kapazität wird voraussichtlich von derzeit 32 MB auf 48 MB steigen.

Eine sehr wichtige Änderung ist jedoch, dass für Prozessoren, die mehr als 12 Kerne, d.h. zwei CCDs in einem Gehäuse, verwenden können, die Kommunikation zwischen den CCDs grundlegend geändert wird. Bisher wurde die Verbindung zwischen den beiden CCDs von der cIOD-Platine über den Infinity Fabric Interconnect hergestellt, was die Latenz zwischen den Prozessorkernen erhöhte, da eine zusätzliche Runde erforderlich war, um den Prozessorkern auf dem benachbarten CCD zu erreichen.

Das AMD-Team ersetzt diese Lösung mit der Einführung von ZEN 6, das eine direkte Verbindung mit geringer Latenz zwischen den einzelnen CCD-Arrays zu ermöglichen scheint. Die neue Verbindung wird nicht nur dazu beitragen, die Latenzzeit zwischen den Kernen zu verringern, sondern auch die Cache-Kohärenz zwischen den CCD-Arrays zu verbessern.

Ein wesentlicher Unterschied zwischen der Desktop- und der mobilen Entwicklung besteht darin, dass Medusa Point über einen separaten cIOD-Chip verfügen wird, an den ein einzelner 12-Kern-CCD angeschlossen werden kann. Es wird erwartet, dass der cIOD einen der älteren TSMC-Knoten, wie N4P, verwendet und möglicherweise auch eine leistungsstarke iGPu zusammen mit aktualisierten Speicher-Controllern und einer verbesserten NPU beherbergt. Es bleibt zu hoffen, dass sich auch die PCIe-Abteilung in Bezug auf die Anzahl der verfügbaren Lanes verbessert oder zumindest auf PCI Express 5.0 umstellt. Der cIOD-Chip selbst sieht den geleakten Bildern zufolge wie ein stromsparender CCX mit ZEN 6c-Prozessorkernen aus, aber die Leaker sagen, dass dies nicht der Fall ist, sondern der Workgroup-Prozessor-Teil der iGPU im Design versteckt ist, der die CU-Arrays zusammenhält.

Es wird erwartet, dass die iGPU 16 CU-Arrays beherbergt, die bereits auf der RDNA-4-Architektur basieren, und ein großer L2-Cache wird ebenfalls Teil des Designs sein. Das CCD-Array wird für Desktop- und Mobilgeräte gleich sein, was bedeutet, dass die 3D-V-Cache-Technologie auch für Mobilgeräte verfügbar sein könnte. Damit wird das Konzept, das wir beim ZEN 5 gesehen haben, weitergeführt: Der 3D-V-Cache wird zur besseren Wärmeübertragung unter dem CCD platziert und nicht auf diesem.

Da die CCD-Arrays nun 12 statt 8 Prozessorkerne enthalten, kann das Desktop-Spitzenmodell nun 24 statt 16 Prozessorkerne haben. Im Desktop-Segment wird ein anderer Typ von cIOD-Chip verwendet, bei dem die CCD-Arrays nun direkt miteinander verbunden sind, um eine geringere Latenzzeit und Cache-Kohärenz zu erreichen. Es wird erwartet, dass dieser cIOD-Wafer mit Samsungs 4nm-Klasse 4LPP hergestellt wird, wie bereits berichtet.

Es wird erwartet, dass dieser Chip einen aktualisierten DDR5-Speicher-Controller erhält, mit dem auch höhere Speichertaktraten erreicht werden können, z. B. durch Unterstützung neuer Technologien wie CKD. Derzeit können Granite Ridge-Prozessoren DDR5-8000 MHz effektive Speichertaktraten mit der 1:2 FCLK/MCLK-Teilereinstellung erreichen, während im 1:1-Modus DDR5-6400 MHz erreicht werden können. Es wird erwartet, dass der neue Speicher-Controller nun höhere Speichertaktraten im 1:1-Modus ermöglicht, während im 1:2-Modus die Taktrate DDR5-1000 MHz rms übersteigen kann.

Das neue cIOD eröffnet auch die Möglichkeit, eine fortschrittlichere NPU an Bord der neuen Prozessoren zu integrieren, die eine Leistung von mindestens 50 TOPs erreichen kann, was die Einhaltung der Anforderungen der PC-Kategorie Copilot+ gewährleisten würde.

Die obigen Angaben wurden noch nicht von offizieller Seite bestätigt, aber es ist zu hoffen, dass in Kürze weitere Informationen über die bevorstehenden Entwicklungen durchsickern werden.