Die PCI-SIG hat kürzlich mit der Verabschiedung der nächsten Generation des PCI-Express-Standards, PCI Express 7.0, einen äußerst wichtigen Meilenstein erreicht, der wie üblich die Datenbandbreite von PCI Express 6.0 verdoppelt und die Datenbandbreite des derzeit weit verbreiteten PCI Express 5.0 vervierfacht.
Nach der Fertigstellung von PCI Express 7.0 haben die Mitglieder der Allianz die erforderlichen Unterlagen erhalten und können nun mit der Entwicklung und Prüfung ihrer Produkte auf der Grundlage der endgültigen Spezifikationen fortfahren. Der PCI Express 7.0-Standard ist nun einen Schritt näher an der Veröffentlichung, und in nicht allzu ferner Zukunft werden PCI Express 7.0-Steckplätze in der Lage sein, bis zu 512 GB/s bidirektionale Bandbreite mit 16 Lanes zu unterstützen, verglichen mit 256 GB/s für PCI Express 6.0 und 128 GB/s bidirektionaler Bandbreite für PCI Express 5.0 x16-Steckplätze.
Im Wesentlichen führt der neue Standard die Grundlagen seines Vorgängers fort, d.h. PCI Express 7.0 verwendet ebenfalls die PAM4-Signalisierung, ähnlich wie PCI Express 6.0, unter Verwendung der 1B/1B FLIT-Kodierungsmethode, wie sie in PCI Express 6.0 zu finden ist. Eine große Verbesserung ist jedoch, dass PCI Express 7.0 jetzt 128 GT/s pro Lane und Richtung erlaubt, was der doppelten Geschwindigkeit von PCI Express 6.0 und der vierfachen Geschwindigkeit von PCI Express 5.0 entspricht.
Interessanterweise erhöht PCI Express 7.0 zum ersten Mal seit 2017 den physikalischen Signaldurchsatz auf 32 GHz und mehr. Für PCI Express 5.0- und PCI Express 6.0-Verbindungen wurde eine physikalische Signalisierungsrate von 16 GHz verwendet, um 32 GT/s mit dem NRZ-Verfahren zu erreichen, während ein PAM4-Verfahren erforderlich war, um 64 GT/s zu erreichen. Es war viel Arbeit nötig, um die 32-GHz-Grenze für jede Stufe zu erreichen und zu überschreiten, da die Aufrechterhaltung der Signalintegrität bei dieser Taktrate eine komplexe Aufgabe ist, insbesondere wenn längere Strecken mit kupferbasierten Leitern zurückgelegt werden müssen.
Neben der reinen Datenbandbreite wurde auch die Energieeffizienz verbessert sowie die Fähigkeit, längere und komplexere elektronische Kanäle zu bedienen und zu unterstützen, was sich als nützlich erweist, wenn Betreiber von Rechenzentren Kabelverbindungen wie Ultra Ethernet, 800G Ethernet oder andere Verbindungen in Betracht ziehen.
Die Dokumentation für den PCI Express 7.0-Standard steht den Mitgliedern, einschließlich der Teams von Intel, AMD und Nvidia, ab sofort zur Verfügung, damit sie mit der Fertigstellung ihrer Plattformen mit PCI Express 7.0-Unterstützung beginnen können. Wenn alles nach Plan verläuft, könnten die Interoperabilitätstests im Jahr 2028 beginnen, und Plattformen und Produkte mit PCI Express 7.0 könnten um 2028 oder 2029 verfügbar sein.
Interessanterweise hat die PCI-SIG auch erwähnt, dass bereits an der Entwicklung von PCI Express 8.0 gearbeitet wird, das auf PCI Express 7.0 folgen wird, aber dass dieser Standard, wenn alles gut geht, nicht vor 2030 verfügbar sein wird. Mit dem Erscheinen von PCI Express 8.0 wird eine Datenübertragungsbandbreite von 1 TB/s für eine bidirektionale x16-Verbindung möglich sein, was eine achtfache Verbesserung gegenüber den derzeitigen Möglichkeiten von PCI Express 5.0 darstellt.
