Das TSMC-Team hat vor kurzem eine sehr wichtige Information mit dem Publikum des North American Technology Symposiums geteilt, die zeigt, dass der N2-Knoten, obwohl er eine völlig neue Transistorarchitektur in Form von Gate-All-Around verwendet, in der Lage gewesen zu sein scheint, sehr effizient auf die neue Technologie umzustellen, wobei die Fehlerdichte die Erwartungen übertrifft. Nach Angaben des TSMC-Teams wiesen die N3-, N5- und N7-Knoten allesamt höhere Fehlerdichten auf, wobei nur noch zwei Quartale bis zur Massenproduktion verbleiben - der N2-Knoten liegt im Zeitplan, um genau hier anzusetzen. Dies sollte es dem Unternehmen ermöglichen, die Massenproduktion wie geplant im vierten Quartal des Jahres ohne Probleme aufzunehmen.

Die Produktionstechnologien der vorherigen Generation wie N3, N3P, N4, N5, N6 und N7 verwenden alle die bekannte FinFET-Transistortechnologie, während der N2-Knoten möglicherweise eine völlig neue Transistorarchitektur in Form von GAA verwendet. Es ist nicht ungewöhnlich, dass Unternehmen bei solchen Veränderungen auf Schwierigkeiten stoßen, und die Produktionsrate und Fehlerdichte ist höher als bei den etablierten Technologien. In diesem Fall war die Ausfallrate nicht nur nicht höher, sondern sogar niedriger als bei den anderen Knoten, wobei sie von einem etwas höheren Niveau ausging, aber viel steiler anstieg, als wir es bei den anderen Knoten gesehen haben. Dies wird in der nachstehenden Abbildung veranschaulicht.

Das Diagramm zeigt sehr deutlich die Entwicklung der Fehlerdichte für jede Produktionstechnologie in den drei Quartalen vor Beginn der Massenproduktion und in den sechs Monaten nach Beginn der Massenproduktion. Der Knoten N4/N5 zeigte die stärkste Verbesserung während der frühen Produktionsphase, während der Knoten N6/N7 eine gleichmäßigere Verbesserung aufwies. Die Kurve für den Knoten N2 beginnt eigentlich auf einem höheren Niveau, d. h. er hatte zu Beginn eine höhere Fehlerdichte, verbessert sich aber viel schneller als die anderen Knoten: Er begann auf einem höheren Niveau als N5/N4, erreichte aber zwei Quartale vor Beginn der Massenproduktion fast das Fehlerdichteniveau von N3/N3P.

Die Abbildung zeigt auch, wie gut sich die Defektdichte nach dem Beginn der Massenproduktion verbessert, wenn die Entwicklung der Produktionsrate und der Defektdichte während der Produktion mehrerer Wafer effektiv erkannt und korrigiert werden kann. Nach Angaben von TSMC hat die Verwendung des N2-Knotens viel mehr "Tape Out" ermöglicht als frühere Fertigungstechnologien, was bedeutet, dass die Entwürfe von mehr Herstellern während des Zeitraums der Massenproduktion zu konkreten, greifbaren Boards geworden sind, wodurch sie mehr Erfahrungen sammeln konnten, was sich offenbar sehr positiv auf die Entwicklung der Fehlerdichte ausgewirkt hat.

Insgesamt ist dies eine sehr gute Nachricht für das Unternehmen und seine Kunden, da die Einführung der neuen Transistortechnologie keinerlei unerwartete Herausforderungen mit sich brachte, keine Probleme auftraten, die den Prozess verlangsamten, und, wie oben zu sehen ist, die Fehlerdichte sogar besser war als bei früheren Streifenbreiten. Die Ingenieure des Unternehmens haben ihre Erfahrungen aus früheren Node-Entwicklungen hervorragend genutzt, was bedeuten könnte, dass wir keine unerwarteten Hürden bei der Produktion von N2-basierten Chips erwarten können.