Intels 18A-Fertigungstechnologie wird von großer Bedeutung sein, da nicht nur die verschiedenen Prozessorchips des Unternehmens mit dieser Waferbreite hergestellt werden, sondern auch die verschiedenen Produkte vieler Kunden, so dass es von größter Bedeutung ist, dass die Fehlerdichte gut entwickelt ist. Pat Gelsinger von Intel hat erst kürzlich auf der 2024 Technology Conference der Deutschen Bank ein Update zu diesen Daten gegeben. Gleichzeitig verriet er, dass das Interesse potenzieller Kunden an der neuen Fertigungstechnologie wächst, was eine gute Nachricht ist, da Intel Foundry auch als Auftragsfertiger für das Outsourcing gedacht ist, d.h. als Halbleiter-Auftragsfertiger wie TSMC.
Laut Pat Gelsinger schneidet die Intel 18A, eine Fertigungstechnologie der 1,8-nm-Klasse, bei der die Bezeichnung 18A im Wesentlichen für 18 Angström steht, in Bezug auf die Defektdichte mit einem D0-Wert unter 0,4 sehr gut ab, was bedeutet, dass diese Waferbreite in dieser Hinsicht gesund ist. Die Einheit D0 bezieht sich auf die Fehlerdichte und gibt im Wesentlichen an, wie viel Fehler pro Quadratzentimeter Fläche vorhanden sind. In der Halbleiter-Auftragsfertigung im Allgemeinen gilt ein D0-Wert unter 0,5 definitiv als gut, aber einzelne Unternehmen können auch deutlich darunter liegen, TSMC ist ein gutes Beispiel.
Eine Fehlerrate von 0,4 pro Quadratzentimeter Silizium-Waferfläche ist zumindest auf dem Papier ein gutes Verhältnis, und man sollte bedenken, dass Intels 18A-Produktionstechnologie erst in einigen Quartalen in Produktion gehen wird, so dass es möglich ist, dass sich der D0-Wert weiter verbessert, bevor die Massenproduktion beginnt. Es sei auch darauf hingewiesen, dass der Grad der Fehlerdichte je nach Anwendung und Fertigungstechnologie etwas variieren kann.
Zum Vergleich: TSMC hatte drei Quartale vor Beginn der Massenproduktion einen D0-Wert von 0,33 für N7- und N5-Technologien, was in etwa der Situation entspricht, in der sich Intel jetzt mit 18A befindet, und eine ähnliche Situation in Bezug auf die Zeit, da die Massenproduktion der neuen Waferbreiten in etwa drei Quartalen beginnen soll.
Im Falle von TSMC N5 ist anzumerken, dass die Massenproduktion schließlich mit einem D0 von 0,1 begann, d. h. 0,1 Defekte pro Quadratzentimeter Silizium-Waferfläche, was als ausgezeichnetes Defektdichteverhältnis gilt. N3 hatte zu Beginn der Massenproduktion eine höhere Defektdichte als N5, aber fünf oder sechs Quartale später erreichte auch N3 dieses Niveau. Wie hoch die Defektdichte bei diesen TSMC-Knoten jetzt ist, wurde nicht bekannt gegeben, aber das ist für unsere Nachrichten nicht entscheidend.
Intels 18A-Fertigungstechnologie ist die Basis für mehrere hauseigene Produkte: Eines davon wird der Panther Lake für den Client-Markt sein, über den kürzlich ein Gerücht berichtet wurde, aber auch der Clearwater Forest und der Diamond Rapids , die für das Segment der Rechenzentren bestimmt sind, werden auf diesem Knoten gebaut. Unter den externen Kunden wird sicherlich Microsoft vertreten sein, für die Intel einen Prozessor produzieren wird, aber Intel wird auch Chips für das US-Verteidigungsministerium herstellen, und auch andere Unternehmen werden unter den Kunden vertreten sein, darunter einige, die sich nur für den 18A interessieren.
Es wird erwartet, dass bis Mitte 2025 mindestens 8 Produkte in die so genannte "Tape-in"-Phase eintreten werden, d. h. ihre Entwürfe werden vom Hersteller entgegengenommen und können in physische Produkte umgesetzt werden. Zu diesen 8 Produkten werden sowohl von Intel entworfene als auch Lösungen von Drittanbietern gehören.
