Der Joint Electron Device Engineering Council (JEDEC) hat die neueste Version des LPDDR-Speicherstandards, LPDDR6 genannt, angekündigt, die gegenüber der vorherigen Generation, LPDDR5, in einer Reihe von Bereichen Verbesserungen bringt. Die auf dem LPDDR-Speicherchipsatz (Low-Power Double Data Rate) basierenden Speicherchips werden vor allem in mobilen Geräten und Notebooks sowie in allen anderen Anwendungen eingesetzt, die eine hohe Speicherbandbreite und einen energieeffizienten Betrieb erfordern.
LPDDR6 wird in beiden Bereichen erhebliche Fortschritte bringen und gleichzeitig die Sicherheit und Zuverlässigkeit verbessern, was für Betreiber und Nutzer eine gute Nachricht sein dürfte. Der neue Speicherstandard wird auch benötigt, um einen reibungslosen Fortschritt zu gewährleisten, da die Nachfrage nach Speicherbandbreite sowohl in mobilen Geräten als auch in der Edge-KI steigt, wobei Zuverlässigkeit und Sicherheit ein zentrales Anliegen sind.
LPDDR6-Speicherchipsätze können auf diese wachsende Nachfrage effektiv reagieren, indem sie eine noch höhere Speicherbandbreite und einen neuen Stromsparmodus bieten. Für die Geschwindigkeitssteigerung sind zwei Bereiche verantwortlich: Einerseits wird die effektive Taktrate erhöht, was automatisch zu einer Steigerung der Speicherbandbreite führt, andererseits wird die Speicherdatenbreite erhöht, was eine weitere deutliche Geschwindigkeitssteigerung ermöglicht.
LPDDR6-Speicherchips können zwei Subkanäle pro Chip verwenden, was bedeutet, dass auf zwei 12-Bit-Subkanäle gleichzeitig zugegriffen werden kann, um einen 24-Bit-Datenkanal zu bilden. Jeder Subkanal kann 4 CA-Signale (Command/Address) übertragen, was die Datenzugriffsgeschwindigkeit erhöht und die Anzahl der Kontaktinseln auf der Platine reduziert. Außerdem ist es möglich, flexibel auf Daten zuzugreifen, d.h. zwischen 32B- und 64B-Modus zu wechseln.
Gleichzeitig wird großes Augenmerk auf die Energieeinsparung gelegt, zum Beispiel durch den Einsatz der DVFSL-Technologie (Dynamic Voltage Frequency Scaling for Low Power), die dazu beiträgt, den Stromverbrauch zu optimieren, zum Beispiel bei der Ausführung mit geringer Last und niedrigem Takt, indem die Versorgungsspannung reduziert wird. LPDDR6-Speicherchips benötigen im VDD2-Spannungsbereich gerade wegen dieser Stromsparfunktion die doppelte Stromzufuhr. Der Dynamic Effiiciency Mode ermöglicht es dem System, einen statt zwei Speicher-Subkanäle zu verwenden, wenn die Last gering ist und keine höhere Speicherbandbreite benötigt wird, was den Stromverbrauch weiter senkt. Für die LPDDR6-Speicherchips ist eine Skalierung der effektiven Datenrate zwischen 10667 und 14400 MT/s vorgesehen, was zu einer effektiven Speicherbandbreite zwischen 28,5 GB/s und 38,4 GB/s führt.
Die Sicherheit wird durch die Funktion Per Row Activation Counting (PRAC) erhöht, um die Integrität des Speichers zu gewährleisten, während der Carve-out-Meta-Modus die Systemzuverlässigkeit erhöht, indem bestimmte Speicherbereiche für kritische Aufgaben zugewiesen werden können. On-Chip ECC-Unterstützung und ein programmierbares Link-Schutzschema sind ebenfalls verfügbar. Die Speicherchips können auch einen MBIST-Selbsttest (Memory Built-In Self-test) durchführen, der die Fehlererkennung unterstützt und die Systemzuverlässigkeit weiter erhöht.
Der neue Speicherstandard ist natürlich für Speicherhersteller, Chipdesigner und Entwickler von Chipdesignsoftware sowie für verschiedene Marktteilnehmer von Interesse. In der Vergangenheit betrug die Zeitspanne zwischen der Ankündigung eines neuen Standards und der Markteinführung von darauf basierenden Speicherchips etwa ein Jahr, und ein ähnliches Szenario dürfte auch in diesem Fall eintreten. In der Zwischenzeit befindet sich der DDR6-Speicherstandard noch in der Entwicklung, aber die JEDEC hat bereits versprochen, dass er noch in diesem Jahr vorgestellt wird, so dass die ersten DDR6-Speichermodule im nächsten Jahr auf den Markt kommen könnten, wenn alles gut geht.
