Auf der IFS Direct Connect 2024 verriet Pat Gelsinger von Intel einige interessante Informationen über die Pläne des Unternehmens im Bereich der Halbleiterfertigungstechnologien und der Halbleiterauftragsfertigung.

Es sieht so aus, als ob der ehrgeizige Plan, innerhalb von vier Jahren fünf Knoten fertig zu stellen und im Einsatz zu haben, bis Ende dieses Jahres erreicht wird, da der 18A-Knoten in Produktion ist und bereits zur Herstellung der ersten Clearwater Forest-Prozessorwafer verwendet wird. Gleichzeitig hat das Unternehmen bekannt gegeben, dass es seinen Namen von Intel Foundry Services in Intel Foundry ändern wird und das Ziel verfolgt, bis 2030 der weltweit größte Halbleiter-Fab-Komplex zu werden. Intel Foundry wird sowohl den internen Bedarf als auch externe Aufträge erfüllen, wobei beide Seiten gleichermaßen berücksichtigt werden.

Was die Fertigungstechnologien anbelangt, so war die Roadmap bisher 18A-Knoten, mit denen Intel hofft, die imaginäre Krone der Marktführerschaft von TSMC im Jahr 2025 zurückzuerobern. Heute sind bereits Chips mit den Fertigungstechnologien Intel 7 und Intel 4 im Handel erhältlich, und das Gleiche wird bald für Intel 3-Knoten-Chips gelten. Ihnen werden der Intel 20A und der Inte 18A folgen, die ebenfalls einzigartig sind, da sie als erste in der Branche sowohl die PowerVia-Rückseitentechnologie als auch RibbonFET-Gate-All-Around-Transistoren verwenden. Insgesamt ermöglichen sie eine höhere Transistordichte und höhere Schaltgeschwindigkeiten bei gleichzeitiger Reduzierung des Platzbedarfs.

Mit der 18A-Fertigungstechnologie wurde die "Tape Out"-Phase für die Clear Water Server-Prozessoren bereits erreicht, d. h. die Designs wurden in eine Handheld-Platine umgesetzt, die später in die Massenproduktion gehen kann, sobald die entsprechende Revision erreicht ist. Bei diesen Prozessoren passen die mit der 18A-Fertigungstechnologie hergestellten Wafer auf die Intel-Basisplatine mit 3 Strips Breite, wobei die 3D-Foveros-Technologie für die Verbindung sorgt und sogar Caching auf dieser Basisplatine vorhanden sein wird.

Der Clearwater Forest ist auch deshalb etwas Besonderes, weil er der erste Chip ist, der die Universal Chiplet Interconnect Express (UCIe)-Verbindungstechnologie für hochvolumige Chips verwendet. Dabei handelt es sich im Wesentlichen um ein Open-Source-Design, das von Intel, ARM, AMD, Nvidia, TSMC, Samsung und 120 weiteren Unternehmen verwendet wird. Der Open-Source-Charakter wird eine standardisierte und einheitliche Interkonnektivität zwischen den Chips ermöglichen, die Kosten senken und es der Industrie erlauben, Chipsätze verschiedener Hersteller zu kombinieren, was zu interessanten Chips führen könnte.

Auf den 18A wird die 14A-Fertigungstechnologie von Intel folgen, die interessant ist, weil sie als erste die High-NA EUV-Beschichtungsanlagen von ASMD verwenden wird. Es wird erwartet, dass diese Technologie von TSMC erst nach 2030 eingesetzt wird, da sie als kostspielig gilt, während Samsung und Intel aktiv daran interessiert sind. Intel ist davon überzeugt, dass die Innovation von ASML ein kosteneffizienter Partner sein wird, um seine eigenen Ziele zu erreichen, was auch die Experten von ASML bestätigen.

Leider gibt es keine Informationen über die Leistung und andere technologische Details von Intels 14A-Fertigungstechnologie, da das Intel-Team den Konkurrenten keine Hinweise darauf geben möchte, wozu die neue Waferbreite in der Lage sein könnte - Überraschung, Überraschung. Die 14A-Fertigungstechnologie selbst wird voraussichtlich um das Jahr 2026 in die Massenproduktion gehen, aber auch eine 14A-E-Version ist in Planung, die mit verschiedenen Optimierungen und Extras aufwarten könnte, aber nicht vor 2027 für die Pilotproduktion bereit sein wird.

Der Hersteller plant außerdem, seine bestehenden Fertigungstechnologien um Innovationen zu erweitern, die für verschiedene Anwendungen von Nutzen sein könnten und den darauf aufbauenden Chips nützliche Zusatzfunktionen verleihen. Diese speziellen Knotenpunkte werden mit Buchstaben gekennzeichnet, und solche Ergänzungen werden zu den Fertigungstechnologien Intel 16, Intel 7 und Intel 3 vorgenommen. Die Buchstaben beinhalten ein "T", um Fertigungstechnologien mit TSV-Unterstützung zu kennzeichnen, die für die Herstellung von Chips mit 3D-Foveros oder Hybrid-Bonding-Technologie verwendet werden können.

Der nächste Buchstabe ist "E", der für optimierte Betriebsspannung oder optimierten Spannungsbereich steht, was besonders für energieeffiziente Designs nützlich ist. Die Bezeichnung "P" weist auf Leistungsoptimierungen hin, was bedeutet, dass Chips, die um diesen Knoten herum gebaut werden, möglicherweise eine bessere Leistung bieten als ihre Gegenstücke, die den ursprünglichen Knoten verwenden. Der Hersteller kann die oben genannten Punkte auch kombinieren, so dass zum Beispiel ein Knoten mit der Bezeichnung "PT" verfügbar ist, der Leistungsoptimierung und TSV-Unterstützung kombiniert.

In Kürze wird auch der Intel 12-Knoten von Intel erhältlich sein, der das Ergebnis der Zusammenarbeit mit UMC sein könnte. Damit einher geht die Möglichkeit, dank der strategischen Zusammenarbeit zwischen Tower Semiconductor und Intel Chips mit einer Streifenbreite von 65 nm zu bestellen. Ursprünglich wollte Intel den israelischen Halbleiter-Auftragsfertiger aufkaufen, was aber nicht geklappt hat.