Bei Intel wird bereits eine spezielle, weiterentwickelte Version der 18A-Strukturbreite entwickelt, die intern erstmals bei der Herstellung der Xeon-Prozessoren mit dem Codenamen „Diamond Rapids“ zum Einsatz kommen könnte, denn der „Compute Tile“-Bereich, der die Prozessorkerne enthält, wird mit dieser Fertigungstechnologie hergestellt werden.

Vertreter des Unternehmens gaben anlässlich des VLSI-Symposiums auf Hawaii bekannt, dass die Entwicklung von 18A-P sehr gut voranschreitet und damit im Vergleich zur ursprünglichen 18A-Struktur ein bedeutender Fortschritt erzielt werden konnte; ja, tatsächlich wurde sogar bereits die Pilotproduktion gestartet, woraufhin man bei der Herstellung der Diamond-Rapids-basierten Xeon-Serverprozessoren bereits mit der neuen Technologie rechnet.

Im Fall von 18A-P lässt sich bei gleichem Stromverbrauch und gleicher Komplexität eine um 9 % höhere Leistung erzielen; wenn jedoch die Energieeffizienz im Vordergrund steht, könnte bei gleicher Komplexität und Leistung sogar eine Senkung des Stromverbrauchs um bis zu 18 % möglich sein. Ein sehr wichtiger Fortschritt ist, dass es auf Chip-Ebene – je nach Design – gelungen ist, den thermischen Widerstand um 20 % bis 40 % zu senken, während der Via-Widerstand um 10–30 % gesenkt werden konnte, was bei leistungskritischen Schichten einen entscheidenden Fortschritt darstellt. Die Via ist im Wesentlichen die kleine Verbindung, die die einzelnen Komponenten miteinander verbindet; es handelt sich um eine Art Durchkontaktierung.

Um diese Fortschritte zu erzielen, waren auch einige physikalische Anpassungen erforderlich, was die Zellen betrifft. In diesem Zusammenhang wurden die Bibliotheken 180HP und 160HD um neue Zellen erweitert, um eine breitere Produktpalette zu unterstützen. Bei den auf geringen Stromverbrauch optimierten Chips trägt die Einführung der W1- und W1.5-Zellen zur Erweiterung der Möglichkeiten bei, während bei den auf Leistung optimierten Designs die W3P-Zellen zum Einsatz kommen, die doppelte Kontakte nutzen, um die Leistung bei Beibehaltung der Größe der ursprünglichen W3-Zelle zu steigern.

Die Effizienz der Wärmeableitung wurde durch den Einsatz eines neuen Wärmeleitmaterials gelöst, das auf der Vorderseite des Chips angebracht ist und so zur Weiterleitung der entstehenden Wärme zum IHS beiträgt. Inzwischen wurde natürlich auch das EDA-Toolset aktualisiert, sodass die oben genannten Änderungen nun darin verfügbar sind; außerdem helfen die Softwarekomponenten dabei, die Anordnung der Komponenten im Hinblick auf die Wärmeentwicklung zu optimieren, wodurch das Problem der Wärmeableitung auf struktureller Ebene effizienter bewältigt werden kann.

Die oben genannten Neuerungen kommen somit zunächst bei den Diamond-Rapids-Serverprozessoren zum Einsatz, die die Xeon-Generation 7 verstärken; dabei kommt die 18A-P-Strombreite insbesondere bei den Chips zum Einsatz, die die Prozessorkerne enthalten. Die neuen Prozessoren verfolgen im Wesentlichen dasselbe Konzept, das auch AMD bei den EPYC-Serverprozessoren einsetzt, d. h., die Prozessorkerne werden auf relativ kleine Chiplets aufgeteilt, wobei auch der L3-Cache Teil des Designs ist; diese Chiplets werden mit Hilfe der fortschrittlichsten Fertigungstechnologie hergestellt, um in jeder Hinsicht von den Innovationen zu profitieren und so eine optimale Leistung zu erzielen. Diese mit fortschrittlicher Strukturbreite hergestellten Chiplets sind dann mit einem zentralisierten I/O-Bereich verbunden, wodurch für jeden einzelnen Prozessorkern eine weitgehend einheitliche Latenz gewährleistet werden kann.

Die neuen Serverprozessoren können insgesamt mit maximal vier „Compute Tiles“ arbeiten, die vom Intel-Team lediglich als „Core Building Blocks“ bezeichnet werden. Die mit der 18A-P-Fertigungstechnologie hergestellten Chips können jeweils über maximal 48 aktive Panther-Cove-Prozessorkerne verfügen, die zur P-Core-Kategorie gehören, d. h. in einer leistungsoptimierten Ausführung gefertigt sind. Jedes einzelne „Compute Tile“ verfügt zudem über einen gewissen L3-Cache, allerdings bieten die Prozessorkerne keine Hyper-Threading-Unterstützung, was bedeutet, dass das Spitzenmodell mit maximal 192 Prozessorkernen nur auf maximal 192 Threads arbeiten kann.

Der Compute-Tile-Bereich wird von zwei IMHs (I/O and Memory Hubs) versorgt, die jeweils acht DDR5-Speicherkanäle verwalten, sodass der gesamte Prozessor über maximal 16 Speicherkanäle verfügen kann. Eine bedeutende Neuerung ist, dass die neuen Prozessoren nun nicht mehr PCI Express 5.0, sondern PCI Express 6.0 unterstützen, was dazu beiträgt, die maximal verfügbare Datenübertragungsbandbreite pro Lane zu verdoppeln, allerdings wurde bislang noch nicht bekannt gegeben, wie viele aktive PCIe-6.0-Kanäle die neuen Prozessoren genau nutzen können. Es hat sich herausgestellt, dass der Diamond Rapids ein besonders großer Prozessor sein wird; dementsprechend wird ein neuer Prozessorsockel dafür entwickelt, der den Namen LGA-9324 trägt, d. h., er wird insgesamt 9324 Kontakte haben.

Über die kommenden Modelle der Diamond-Rapids-Serie hat das Unternehmen bislang noch keine Informationen veröffentlicht; sicher ist lediglich, dass die Vertreter dieser Serie im Laufe des Jahres 2027 auf den Markt kommen werden, sodass weitere Details dazu erst später bekannt werden dürften.