Huawei und Semiconductor Manufacturing International Co. arbeiten seit einiger Zeit eng zusammen, um modernere Waferbreiten herzustellen, die es den chinesischen Herstellern ermöglichen, modernere und leistungsfähigere Chips mit besserer Energieeffizienz zu produzieren. Die Parteien haben sich bisher Fertigungstechnologien der 5-nm-Klasse als Ziel gesetzt, zumindest bei der SAQP-Technologie (Self-aligned Quadruple Patterning) schien dies die endgültige Grenze in Bezug auf die Streifenbreite zu sein, da diese Technologie die DUV- und nicht die EUV-Beschichtung nutzt.
Aus einem kürzlich veröffentlichten Patent geht hervor, dass die SAQP-Technologie nicht nur bis zu einer Breite von 5 nm eingesetzt werden kann, sondern auch für Streifenbreiten von bis zu 3 nm in Frage kommt. Darauf deutet das Patent hin, das mit dem anderen Partner von Huawei, SiCarrier, in Verbindung steht, der ebenfalls staatliche Unterstützung genießt. Dieses Unternehmen entwickelt Chipherstellungsgeräte und hat kürzlich auch eine Multi-Patterning-Technologie patentiert, was bestätigt, dass SMIC und Huawei mit SAQP über die 5-nm-Herstellungstechnologie hinausgehen können.
Nach Ansicht der TechInsights-Experten wird SAQP China zwar die Möglichkeit bieten, Chips mit einer Waferbreite von 5 nm zu produzieren, doch um langfristig wettbewerbsfähig zu sein, müssten für fortschrittlichere Fertigungstechnologien jenseits von 5 nm definitiv EUV-basierte Maschinen anstelle von DUVs eingesetzt werden. Interessant ist, dass die Industrie den Einsatz von Quadruple Patterning für 3-nm-Knoten nie in Betracht gezogen hat, was kein Zufall ist.
Es gibt Unterschiede im Abstand der leitenden Metallstreifen zwischen den verschiedenen Fertigungstechnologien, die in der Regel sowohl den Abstand zwischen den beiden leitenden Streifen als auch die Breite des leitenden Streifens umfassen. Bei 7-nm-Knoten liegt der Abstand zwischen 36 und 38 nm, während er bei der 5-nm-Technologie zwischen 30 und 32 nm und bei 3-nm-Streifenbreiten zwischen 21 und 24 nm liegt. Ein weiterer zu berücksichtigender Wert ist die kritische Abmessung (CD), d. h. die Breite des metallisch leitenden Bandes. Bei einer Streifenbreite von 3 nm beträgt diese nur 10-12 nm, so klein, dass selbst mit modernen Low-NA EUV-Bauteilen diese Größe ohne Double Patterning nicht erreicht werden kann. Im Vergleich dazu versuchen die Experten von SMIC und Huawei, dies mit SQAP unter Verwendung von DUV-Systemen zu erreichen, was sicherlich keine leichte Aufgabe sein wird, wenn es überhaupt gelingt.
Tatsächlich bleibt den Parteien keine andere Wahl, als SQAP zu verwenden, da sie keinen Zugang zu den High-End-Lithografieanlagen von ASML haben, die dank der Zusammenarbeit zwischen den USA und den Niederlanden auf der Verbotsliste stehen und daher nicht nach China geliefert werden können.
Die Verwendung von SAQP ist keine leichte Aufgabe, und Intel hatte das Messer bereits im Sand, als es versuchte, die erste Generation der 10-nm-Fertigungstechnologie zu verwenden, die ebenfalls eine Rolle spielte - und viele andere Probleme. Das Endergebnis war so schlecht, dass die geringe Ausbeute dazu führte, dass die Canon Lake-Prozessoren am Ende nur zwei Kerne und eine deaktivierte iGPU hatten.
Aus der Sicht von SMIC gibt es wirklich keine andere Wahl, als die SQAP-Technologie einzusetzen, da dies die einzige Möglichkeit ist, modernere Chips mit einer moderneren Chipbreite zu produzieren. Es ist höchst fraglich, wie sich die Kosten von 5 nm- oder 3 nm-Chips mit dieser Technologie entwickeln werden, aber in einigen Bereichen dürfte dies eine zweitrangige Überlegung sein, da das Hauptziel darin besteht, fortschrittliche Chips zu entwickeln und herzustellen, die u. a. für Supercomputer-Cluster oder militärische Systeme verwendet werden können.
