Nach Informationen aus der Lieferkette hat Nvidia bereits mit der Produktion von Prototypen der Feynman-GPUs begonnen, die auf die Rubin- und Rubin-Ultra-Generation folgen werden, wobei natürlich auch diesmal wieder die Dienste von TSMC in Anspruch genommen werden. Bei der Feynman-Generation wird nicht der N2 der 2-nm-Klasse die Grundlage bilden, sondern der darauf folgende A16, der zur 1,6-nm-Klasse gehört und einen erheblichen Fortschritt darstellt.
Durch den A16 wird es bei Feynman möglich sein, die „Backside Power Delivery“-Funktion zu nutzen, bei der die Stromversorgung der Transistoren über die hintere Schicht erfolgt, während die vordere Schicht die Signalübertragung gewährleistet, was zu einem effizienteren Betrieb führt. Der A16 soll planmäßig irgendwann in der zweiten Hälfte des Jahres 2028 in Serienproduktion gehen; damit einhergehend kommen SoIC-basierte 3D-Chiplets, CoWoS-L-2,5D-Integration sowie eine Panel-Level-Verpackung der nächsten Generation zum Einsatz kommen.
Die Chiplets, die die Grundlage der neuen Entwicklung bilden, werden mittels SoIC-3D-Schichtung in einem Gehäuse untergebracht, was durch die kürzeren Leitungen geringere Verzögerungen zwischen den Chips ermöglicht. Die fertigen 3D-Chips werden dann mithilfe der CoWoS-L- oder CoPoS-Verpackungstechnik nebeneinander angeordnet, wodurch ein GPU-Monster mit einer TDP im Bereich von mehreren Kilowatt entstehen kann, das eine Rechenleistung von mehreren Dutzend PetaFLOP/s bietet.
Neben der GPU kommen HBM-Speicherchip-Sandwiches der nächsten Generation zum Einsatz, die auf individuelle Anforderungen zugeschnitten sind und die – dem Zeitplan zufolge – mit großer Wahrscheinlichkeit auf dem HBM4E-Standard basieren werden, da dieser zum Zeitpunkt des Serienstarts der Feynman-GPUs der aktuellste sein wird. Diese maßgeschneiderten HBM-Chips könnten auf einem speziellen Basis-Chip basieren, der fest programmierte Hardware enthält – beispielsweise einen Speichercontroller, einen Paketverarbeiter oder Hardware, die verschiedene Aufgaben mit den im Speicher abgelegten Daten ausführt –, und tragen so zur Leistungssteigerung bei, da ein Teil der Arbeitsschritte bereits beim Einlesen in den Speicher ausgeführt werden kann.
Neben der leistungsstarken GPU kann auch die Co-Packed Optics (CPO)-Funktionalität zum Einsatz kommen, die eine optische Datenübertragung zwischen den GPUs gewährleistet und so die Latenz sowie den Stromverbrauch im Vergleich zu den bei kupferbasierten Lösungen üblichen Werten reduziert. Bei den Blackwell-basierten NVL72-Racks steht zwischen den GPUs eine Datenübertragungsbandbreite von 130 TB/s zur Verfügung, die mit der Einführung von Rubin auf 260 TB/s erhöht wird, während der „Rubin Ultra“ sogar 520 TB/s erreichen kann. Für eine weitere Beschleunigung wird anschließend die erwähnte CPO-Technologie benötigt, mit der die Datenübertragungsbandbreite auf über 1000 TB/s gesteigert werden kann, wodurch die Geschwindigkeit von der TB/s-Ebene auf die PB/s-Ebene springen kann. Bei der Umsetzung der genannten Innovationen wird ebenfalls TSMC eine wichtige Rolle spielen, und zwar durch die COUPE-Technologie.
