SK Hynix hat soeben den branchenweit ersten HBM3E-Speicherchip angekündigt, der im Gegensatz zu früher nicht mehr über eine 8-Hi- oder 12-Hi-Architektur verfügt, sondern über eine 16-Hi-Architektur, d. h. insgesamt 16 HBM3E-Speicherchips mit einer Kapazität von jeweils 3 GB. Es wird erwartet, dass das erste 48 GB HBM3E-Speicherchip-Sandwich der Branche in einigen Produkten zum Einsatz kommen wird, aber das nächste große Ding ist nicht dieses, sondern Speicherchip-Sandwiches, die auf dem HBM4-Standard basieren, an dem unter anderem Nvidia bereits interessiert ist.
Nvidia ist derzeit das nach Marktkapitalisierung wertvollste Unternehmen der Welt, was vor allem auf die enorme Nachfrage nach seinen Beschleunigern für den KI- und HPC-Markt weltweit zurückzuführen ist. Dementsprechend setzt der CEO von Nvidia, Jen-Hsun Huang, alles auf eine Karte, solange er noch kann: Er versucht, immer neue Entwicklungen zu liefern, die rechtzeitig und in einem möglichst vorhersehbaren Tempo erhebliche Leistungssteigerungen gegenüber Lösungen der vorherigen Generation ermöglichen.
Um neuere Beschleuniger für den KI- und HPC-Markt rechtzeitig liefern zu können, sind natürlich die kontinuierlichen Entwicklungsanstrengungen der Partner in der Lieferkette erforderlich, da Grafikprozessoren ohne die sie unterstützenden Komponenten nur einarmige Giganten sind. Dazu gehören HBM-Speicherchips, die für die Beschleunigung der Arbeit unerlässlich sind, da ihre zunehmende Geschwindigkeit und Kapazität es ermöglichen, immer größere LLMs im Speicher unterzubringen.
Um das Tempo des Fortschritts zu gewährleisten, müssen mehrere Faktoren erfüllt werden. Aus diesem Grund hatte der CEO von Nvidia das Team von Sk Hynix zuvor aufgefordert, die Entwicklung und Produktion von HBM4-Speicherchips zu beschleunigen: Jensen Huang wollte, dass die ersten HBM4-Speicherchips sechs Monate früher als ursprünglich geplant ausgeliefert werden. Dies wurde kürzlich von SK Group President Chey Tae-won berichtet und kann daher als Information aus offizieller Quelle betrachtet werden. Die neuen Speicherchip-Sandwiches würden bereits auf Beschleunigern basieren, die auf der Ruby-Architektur basieren, aber es ist noch nicht klar, worauf genau die Produkte der neuen Generation basieren werden, und es ist auch ein Rätsel, wie viel schneller sie im Vergleich zu den Modellen der Blackwell- und Blackwell-Ultra-Serie sein werden.
SK Hynix hatte zuvor prognostiziert, dass die ersten HBM4-Speicherchips eine 12-Hi-Architektur haben und bereits im nächsten Jahr auf den Markt kommen würden, gefolgt von 16-Hi-Modellen im Jahr 2026. Ursprünglich hatte der Hersteller geplant, die 1b-Fertigungstechnologie für HBM4-Speicherchips zu verwenden, aber da Samsung nun die 1c-Waferbreite für den gleichen Zweck gewählt hat, hat das südkoreanische Unternehmen Berichten zufolge begonnen, seine Pläne zu überdenken. Außerdem werden die neuen Speicherchips nicht, wie von Nvidia gewünscht, in der zweiten Hälfte des Jahres 2025 erscheinen, sondern schon früher, obwohl noch nicht klar ist, wann.
Die Speicherchips, die auf dem HBM4-Standard basieren, werden voraussichtlich Kapazitäten von 24 und 32 GB haben und in 4-Hi-, 8-Hi-, 12-Hi- und 16-Hi-Sandwiches erhältlich sein. Die genauen Parameter der ersten Speicherchips sind noch nicht bekannt, aber früheren Berichten zufolge bereiten sich die Teams von Samsung und SK Hynix darauf vor, im nächsten Jahr mit der Massenproduktion von 12-Hi HBM4-Chips zu beginnen. SK Hynix könnte die Dienste von TSMC in Anspruch nehmen, um die Speicherchips mit zwei verschiedenen Fertigungstechnologien herzustellen: N5 mit seiner höheren Transistordichte und dichteren Pin-Platzierung wird in erster Linie für Speicherchip-Sandwiches verwendet, die direkt in Prozessoren und GPUs integriert werden können, während Versionen mit 12FFC+-Technologie über Interposer mit dem Kern verbunden werden können und ein kostengünstigeres Design haben werden.
