Chinas größter und erfolgreichster DRAM-Hersteller, CXMT, hat laut Branchenquellen von The Information einen ziemlich wichtigen Meilenstein erreicht, der China dabei helfen wird, im Segment der KI-Beschleuniger noch weniger auf ausländische Hersteller und Technologien angewiesen zu sein, sondern stattdessen intern entwickelte und hergestellte Speicherchip-Sandwiches einsetzen zu können – sofern alles nach Plan verläuft. Den Informationen zufolge hat CXMT kürzlich mit der Testproduktion von Speicherchip-Sandwiches nach dem HBM3E-Standard begonnen, was angesichts der Tatsache, dass die marktführenden Hersteller gerade die Einführung von HBM4E vorbereiten, nicht besonders beeindruckend erscheint, dennoch ein enormer Erfolg ist, auf dem später neue Strategien aufgebaut werden können.
Der Rückstand von etwa zwei Generationen ist vor diesem Hintergrund nicht tragisch, vor allem, wenn das Unternehmen die Massenproduktion der Chips wieder so schnell anläuft, wie es dies zuvor bei anderen Speichertechnologien getan hat. Über die genauen Parameter der HBM3E-Speicherchip-Sandwiches, die sich derzeit in der Pilotproduktion befinden, liegen leider keine Informationen vor, doch anhand der Richtlinien des JEDEC-Standards lässt sich erahnen, um welche Produkte es sich handeln könnte. Bei HBM3E kommt weiterhin ein 1024-Bit-Speicher-Bus zum Einsatz, und über die Anschlüsse der einzelnen Chips lassen sich Übertragungsraten zwischen 9,2 Gbit/s und 12,4 Gbit/s realisieren – die ideale Wahl dürfte 9,6 Gbit/s sein.
Diese Speicherchip-Sandwiches können aus 8 oder 12 Speicherchips bestehen, d. h. sie können eine 8-Hi- oder 12-Hi-Struktur aufweisen, und bieten dementsprechend eine Kapazität von 24 GB oder 36 GB; hinsichtlich der Datenübertragungsbandbreite können sie pro Chip eine Leistung von 1,2 TB/s erreichen. Die ersten Lösungen von CXMT werden sich wahrscheinlich im unteren Bereich der HBM3E-Spezifikation ansiedeln, doch ihre Massenproduktion könnte relativ schnell anlaufen, wenn erneut nur wenige Wochen zwischen der Testproduktion und dem Start der Serienfertigung vergehen. Über die Entwicklung der Ausbeute gibt es bislang noch keine Informationen, doch auch dies könnte später bekannt werden.
Das Unternehmen selbst expandiert übrigens recht aggressiv auf dem Speichermarkt und entgegen der üblichen westlichen Praxis ist es in der Lage, Reinräume für die Halbleiterfertigung bereits in 12 statt in 24 Monaten zu errichten und diese auch relativ schnell einzurichten. Das Unternehmen verfügt derzeit über zwei große Werke, die 12-Zoll-Siliziumwafer herstellen; zusammen können diese monatlich mit der Produktion von 200.000 Siliziumwafern beginnen. Nach früheren Plänen soll die monatliche Produktionskapazität bis Ende dieses Jahres auf 350.000 Siliziumwafer erhöht werden, womit das Unternehmen das Niveau von Micron erreichen und sogar übertreffen könnte – was ein ziemlich großer Erfolg wäre, sofern es gelingt, das Ziel zu erreichen. Langfristig streben sie den Aufbau eines Fabriknetzwerks an, das sogar noch bedeutender ist und die Produktion von 600.000 Siliziumwafern pro Monat ermöglichen soll.
Eine Erweiterung der Produktionskapazitäten wird ebenfalls notwendig sein, da auf den HBM-Speicherchip-Sandwiches mehrere DRAM-Chips Platz finden; wenn also eine ausreichende Menge an Chips hergestellt werden soll, muss auch die Produktion gesteigert werden. Dies bedeutet zugleich, dass nicht unbedingt mehr DRAM-Chips auf den Verbrauchermarkt gelangen, obwohl die Produktion steigt, da ein Großteil des Zuwachses in die lukrativere HBM-Produktion fließen könnte, was zu einem weiteren Anstieg der Speicherpreise führen könnte; und wenn der HBM-Produktion zu hohe Priorität eingeräumt wird, könnte sich die Lage noch weiter verschlechtern.
Der Start der Testproduktion von HBM3E ist von enormer Bedeutung, denn wenn es gelingt, diese Speicherchip-Sandwiches in ausreichender Qualität und Menge herzustellen, kann die Versorgung der heimischen KI-Beschleunigerindustrie mit Chips mit hoher Speicherbandbreite sichergestellt werden, ohne dass man dabei auf westliche Quellen angewiesen ist.
