Die EPYC-Serverprozessoren, die auf der ZEN 5c-Architektur von AMD basieren, die die 9005-Serie verstärkt und den Codenamen Turin trägt, wurden bereits vorgestellt, so dass alle wichtigen neuen Merkmale ihrer Architektur diskutiert wurden. Kürzlich wurde ein auffälliges Bild veröffentlicht, das den Aufbau eines CCD zeigt, das aus ZEN 5c-Prozessorkernen besteht, einem der Hauptbausteine der fraglichen EPYC-Serverprozessoren, sowie aus dem I/O-Board für den Servermarkt. Um die Sache noch interessanter zu machen, war neben dem ZEN 5c-basierten CCD auch ein CCD mit ZEN 5-Prozessorkernen zu sehen.
Wie auf dem Foto unten zu sehen ist, hat das CCD mit ZEN 5c-Prozessorkernen, das ebenfalls von TSMC mit einer Streifenbreite der 3-nm-Klasse gefertigt wird und insgesamt 16 ZEN 5c-Prozessorkerne enthält, eine deutlich größere Grundfläche als sein ZEN 5-basiertes Gegenstück, das nur 8 ZEN 5-Prozessorkerne hat. Der ZEN 5c-basierte CCD-Chip enthält zwei Reihen von Prozessorkernen, die auf einen einzigen gemeinsamen Cache der dritten Ebene mit einer Kapazität von 32 MB zugreifen - die Prozessorkerne umgeben im Wesentlichen die letzte Ebene des gemeinsamen Cache.
Obwohl das Foto selbst recht aussagekräftig ist, lohnt es sich, die Größenunterschiede zwischen den CCDs in Zahlen zu veranschaulichen. Während der ZEN 5-basierte Acht-Kern-CCD 7,4 Millimeter breit und 11,26 Millimeter lang ist, ist der ZEN 5c-CCD 5,7 Millimeter breit und 14,83 Millimeter lang. Die höhere und schmalere Architektur war notwendig, um die Prozessorkerne des ZEN 5c effizient zu stapeln und die 32 MB des gemeinsam genutzten tertiären Cache unterzubringen, auf den alle Kerne gleichermaßen Zugriff haben. Dies ist im Wesentlichen AMDs erste Single-CCD-Lösung mit dichten Prozessorkernen, die 16 Prozessorkerne und einen großen Single-Cache der dritten Ebene enthält.
Dieses Design war für den ZEN 4c noch nicht verfügbar, bei dem der Hersteller eine Architektur mit zwei CCX-Arrays für einen einzelnen CCD-Chip verwendete, was aufgrund der Latenzentwicklung problematisch sein kann, da ein Prozessorkern, der mit den Prozessorkernen oder dem gemeinsam genutzten Third-Level-Cache eines anderen CCX-Arrays kommunizieren möchte, dies über die Infinity-Fabric-Verbindung tun kann. Im Gegensatz dazu kann bei der in ZEN 5c eingeführten CCD-Architektur mit nur einem CCX-Array jeder Prozessorkern direkt mit anderen Prozessorkernen innerhalb des CCD kommunizieren, und der Zugriff auf den gemeinsamen Cache der dritten Ebene erfolgt einheitlich durch alle Prozessorkerne.
Mit dem Vorteil eines einzelnen CCX-Array-CCD können die EPYC 9005-Prozessoren der Turin-Serie auch bei Verwendung des Single-CCX-Designs die Art von Beschleunigung liefern, die bereits beim RYZEN 5000 zu beobachten war - dies kann insbesondere bei latenzempfindlichen Workflows messbare Vorteile bringen.
AMD EPYC 9005 Serverprozessoren, die auf ZEN 5c basieren, können bis zu 12 dieser einzelnen CCX-Array-CCDs enthalten, mit einem großen E/A-Chip in der Mitte des Prozessors. Die Serie beginnt mit dem Modell EPYC 9565 mit 72 Kernen und einem TDP-Rahmen von 400 W und reicht bis zum Modell EPYC 9965 mit 192 Kernen und einem TDP-Rahmen von 500 W.
Die ZEN 5c-Prozessorkerne selbst bieten dieselbe Funktionalität wie ihre ZEN 5-basierten Gegenstücke, sind aber um 25 % platzsparender und dichter gebaut. Das dichtere Design bedeutet einen Kompromiss bei der maximalen Taktfrequenz, der jedoch durch die wesentlich höhere Kerndichte kompensiert wird, die sich ideal für Anwendungen wie Rechenzentren mit Cloud-Diensten eignet.
